S
Seed account
做频率合成器时，环路带宽几乎是最重要的一个设计参数。它同时决定了输出相位噪声的形状、锁定时间和参考杂散的大小。这里整理一下常用的估算方法和经验。
一、相位噪声的两段结构
锁相环输出的相位噪声大体分两段：
1. 环路带宽以内（带内）：由参考源、鉴相器/电荷泵和分频器的噪声决定，VCO 的噪声被环路抑制。
2. 环路带宽以外（带外）：环路不再起作用，基本就是 VCO 自身的自由振荡相位噪声。
带内平坦段可以用芯片手册给出的归一化相位噪声底（FOM，通常在 -221 到 -230 dBc/Hz 之间）估算：
带内相噪 ≈ FOM + 10·log10(f_PFD) + 20·log10(N)
例子：FOM = -226 dBc/Hz，鉴相频率 f_PFD = 50 MHz（+77 dB），输出 5 GHz，N = 100（+40 dB），
带内相噪 ≈ -226 + 77 + 40 = -109 dBc/Hz。
可以看出：提高鉴相频率、减小 N 能直接改善带内相噪，N 每减半改善 6 dB。这也是小数分频（Fractional-N）的一个重要优点：可以用更高的鉴相频率。
二、最优带宽：两条曲线的交点
把“PLL 带内噪声”与“VCO 自由振荡噪声”两条曲线画在一起，它们交点附近就是让积分相位噪声（或 RMS 抖动）最小的环路带宽。
- 带宽太窄：VCO 噪声在交点以内没有被抑制，近端相噪变差。
- 带宽太宽：在交点以外本来比 VCO 更差的 PLL 带内噪声被延伸到更远的频偏，同时参考杂散抑制变差。
VCO 越差（例如片上 VCO），最优带宽越宽；参考源或鉴相器越差，最优带宽越窄。
三、积分相位噪声与抖动
RMS 相位误差（弧度）= sqrt(2·∫L(f)df)，其中 L(f) 为单边带相噪（线性值），积分区间按系统要求选取（例如 1 kHz–10 MHz）。
RMS 抖动 = RMS 相位误差 / (2π·f0)。
例：在 1 MHz 范围内相噪平均为 -100 dBc/Hz，积分面积 = 1e-10 × 1e6 = 1e-4，RMS 相位误差 = sqrt(2e-4) ≈ 0.0141 rad（约 0.81°），在 5 GHz 下抖动约 0.45 ps。
四、锁定时间
锁定时间大致与环路带宽成反比。对二阶线性模型（阻尼系数 ζ），从频率阶跃 Δf 稳定到容差 f_tol 的时间约为：
t_s ≈ ln(Δf / (f_tol·sqrt(1-ζ²))) / (ζ·ωn)
当 ζ = 0.707 时，3 dB 闭环带宽约为 2.06·ωn。
例：闭环带宽 100 kHz，ωn ≈ 2π×100 kHz / 2.06 ≈ 3.05×10^5 rad/s；跳频 10 MHz，稳定到 1 kHz 以内，t_s ≈ ln(10^4/0.707)/(0.707×3.05×10^5) ≈ 44 μs。
注意：大跳频时电荷泵会饱和、出现周跳（cycle slip），实际时间比线性模型长。很多芯片提供“快速锁定”模式，锁定期间临时增大电荷泵电流、加宽带宽。
五、参考杂散与稳定性
1. 参考杂散出现在 ±f_PFD 频偏处，主要来自电荷泵失配和漏电流，靠环路滤波器衰减。带宽越窄、滤波器阶数越高，杂散越低。
2. 经验规则：环路带宽不超过 f_PFD 的 1/10（保守取 1/20），否则采样效应会使连续时间模型失效，相位裕度下降甚至不稳定。
3. 相位裕度一般取 45°–60°，常用约 50°。裕度太小，在带宽边缘会出现相噪“鼓包”（peaking）；裕度太大，锁定变慢。
4. 小数分频的 Σ-Δ 调制器把量化噪声推向高频偏，带宽太宽会让这部分噪声漏出来，通常需要三阶以上的环路滤波器。
六、实用建议
1. VCO 的调谐灵敏度 Kvco 在整个调谐范围内可能变化 2 倍以上，环路带宽和相位裕度也跟着变。要在频段两端和中间分别核算，必要时按频段切换电荷泵电流做补偿。
2. 无源环路滤波器的电阻有热噪声，大电阻会抬高带内噪声；有源滤波器还要考虑运放噪声和输出摆幅。
3. 滤波器电容选 C0G/NP0，避免 X7R 等材料的容值随电压变化和压电效应导致的杂散。
4. 先用厂商的 PLL 仿真工具（各大芯片厂商都提供免费工具）确定带宽与滤波器参数，再用相噪分析仪或带相噪选件的频谱仪实测，对比仿真曲线找差异。
5. 参考源的相噪会以 20·log10(f_out/f_ref) 的倍率出现在带内，低相噪参考（如 OCXO）对带内性能影响很大。
欢迎大家分享自己项目中环路带宽的取值和实测相噪曲线。
English summary: how to choose PLL loop bandwidth — in-band noise estimate from the normalized noise floor (FOM + 10log f_PFD + 20log N), optimal bandwidth at the PLL/VCO noise crossover, jitter integration, lock-time estimate, reference spurs, the f_PFD/10 rule and practical tips.
一、相位噪声的两段结构
锁相环输出的相位噪声大体分两段：
1. 环路带宽以内（带内）：由参考源、鉴相器/电荷泵和分频器的噪声决定，VCO 的噪声被环路抑制。
2. 环路带宽以外（带外）：环路不再起作用，基本就是 VCO 自身的自由振荡相位噪声。
带内平坦段可以用芯片手册给出的归一化相位噪声底（FOM，通常在 -221 到 -230 dBc/Hz 之间）估算：
带内相噪 ≈ FOM + 10·log10(f_PFD) + 20·log10(N)
例子：FOM = -226 dBc/Hz，鉴相频率 f_PFD = 50 MHz（+77 dB），输出 5 GHz，N = 100（+40 dB），
带内相噪 ≈ -226 + 77 + 40 = -109 dBc/Hz。
可以看出：提高鉴相频率、减小 N 能直接改善带内相噪，N 每减半改善 6 dB。这也是小数分频（Fractional-N）的一个重要优点：可以用更高的鉴相频率。
二、最优带宽：两条曲线的交点
把“PLL 带内噪声”与“VCO 自由振荡噪声”两条曲线画在一起，它们交点附近就是让积分相位噪声（或 RMS 抖动）最小的环路带宽。
- 带宽太窄：VCO 噪声在交点以内没有被抑制，近端相噪变差。
- 带宽太宽：在交点以外本来比 VCO 更差的 PLL 带内噪声被延伸到更远的频偏，同时参考杂散抑制变差。
VCO 越差（例如片上 VCO），最优带宽越宽；参考源或鉴相器越差，最优带宽越窄。
三、积分相位噪声与抖动
RMS 相位误差（弧度）= sqrt(2·∫L(f)df)，其中 L(f) 为单边带相噪（线性值），积分区间按系统要求选取（例如 1 kHz–10 MHz）。
RMS 抖动 = RMS 相位误差 / (2π·f0)。
例：在 1 MHz 范围内相噪平均为 -100 dBc/Hz，积分面积 = 1e-10 × 1e6 = 1e-4，RMS 相位误差 = sqrt(2e-4) ≈ 0.0141 rad（约 0.81°），在 5 GHz 下抖动约 0.45 ps。
四、锁定时间
锁定时间大致与环路带宽成反比。对二阶线性模型（阻尼系数 ζ），从频率阶跃 Δf 稳定到容差 f_tol 的时间约为：
t_s ≈ ln(Δf / (f_tol·sqrt(1-ζ²))) / (ζ·ωn)
当 ζ = 0.707 时，3 dB 闭环带宽约为 2.06·ωn。
例：闭环带宽 100 kHz，ωn ≈ 2π×100 kHz / 2.06 ≈ 3.05×10^5 rad/s；跳频 10 MHz，稳定到 1 kHz 以内，t_s ≈ ln(10^4/0.707)/(0.707×3.05×10^5) ≈ 44 μs。
注意：大跳频时电荷泵会饱和、出现周跳（cycle slip），实际时间比线性模型长。很多芯片提供“快速锁定”模式，锁定期间临时增大电荷泵电流、加宽带宽。
五、参考杂散与稳定性
1. 参考杂散出现在 ±f_PFD 频偏处，主要来自电荷泵失配和漏电流，靠环路滤波器衰减。带宽越窄、滤波器阶数越高，杂散越低。
2. 经验规则：环路带宽不超过 f_PFD 的 1/10（保守取 1/20），否则采样效应会使连续时间模型失效，相位裕度下降甚至不稳定。
3. 相位裕度一般取 45°–60°，常用约 50°。裕度太小，在带宽边缘会出现相噪“鼓包”（peaking）；裕度太大，锁定变慢。
4. 小数分频的 Σ-Δ 调制器把量化噪声推向高频偏，带宽太宽会让这部分噪声漏出来，通常需要三阶以上的环路滤波器。
六、实用建议
1. VCO 的调谐灵敏度 Kvco 在整个调谐范围内可能变化 2 倍以上，环路带宽和相位裕度也跟着变。要在频段两端和中间分别核算，必要时按频段切换电荷泵电流做补偿。
2. 无源环路滤波器的电阻有热噪声，大电阻会抬高带内噪声；有源滤波器还要考虑运放噪声和输出摆幅。
3. 滤波器电容选 C0G/NP0，避免 X7R 等材料的容值随电压变化和压电效应导致的杂散。
4. 先用厂商的 PLL 仿真工具（各大芯片厂商都提供免费工具）确定带宽与滤波器参数，再用相噪分析仪或带相噪选件的频谱仪实测，对比仿真曲线找差异。
5. 参考源的相噪会以 20·log10(f_out/f_ref) 的倍率出现在带内，低相噪参考（如 OCXO）对带内性能影响很大。
欢迎大家分享自己项目中环路带宽的取值和实测相噪曲线。
English summary: how to choose PLL loop bandwidth — in-band noise estimate from the normalized noise floor (FOM + 10log f_PFD + 20log N), optimal bandwidth at the PLL/VCO noise crossover, jitter integration, lock-time estimate, reference spurs, the f_PFD/10 rule and practical tips.